# ⑲ 日本国特許庁(JP)

① 特許出願公開

# ◎ 公 開 特 許 公 報 (A) 平4-137053

⑤Int. Cl. ⁵

識別記号

庁内整理番号

❸公開 平成4年(1992)5月12日

G 06 F 12/08

3 1 0 A

7232-5B 7232-5B

審査請求 未請求 請求項の数 2 (全7頁)

❷発明の名称

キヤツシユメモリへのブロック登録制御方式

②特 願 平2-257060

②出 願 平2(1990)9月28日

@発明者塩澤

恒 道

東京都千代田区内幸町1丁目1番6号 日本電信電話株式

会社内

⑩出 願 人 日本電信電話株式会社

東京都千代田区内幸町1丁目1番6号

四代 理 人 弁理士 山本 恵一

明細想

1. 発明の名称

キャッシュメモリへのブロック登録制御方式2. 特許請求の範囲

上記プロセッサはメインメモリのブロックの内

容を要求する時ブロックのアドレスとともに登録 条件を出力し、

上記キャッシュメモリは、上記プロセッサから 要求されたブロックのアドレス情報と一致するアドレス情報を格納しているタグ部を持つエントリが存在し、かつそのエントリのバリッド部に「1」が格納されているヒットの場合、当該エントリのデータ部に格納されている内容をプロセッサへ転がある。それ以外のミスヒットの場合には、上記マッシュメモリは上記メインメモリからプロセッサが要求しているブロックを読み出し、

ミスヒットしたブロックを登録可能なエントリの登録条件部の内容とプロセッサが出力したしたでは、登録条件とを上記登録条件判定回路に入力 たたる 登録条件を満足するエントリが存在するかまたすっから読み出したブロット部の値が くと記ずる 条件を満足するかまたはパリッド部の値が くりょう ない はい である 1 個のエントリに登録するとと記づて、メモリから読み出したブロックを上記プロックを上記プロックを上記プロックを上記プロックを上記プロックを

ッサへ転送し、

バリッド部の値が「O」であるエントリまたは登録条件を満足するエントリが存在しない場合、キャッシュメモリのエントリへのブロックの登録は行わずにメインメモリから読みだしたブロックをプロセッサへ転送することを特徴とするキャッシュメモリへのブロック登録制御方式。

(2)請求項1記載のキャッシュメモリへのブロック登録制御方式において、キャッシュメトリの複数のエントリを分割し、分割したエントリのそれで対応させて登録条件格納手段を設けずるというでは、メインメモリから読みだした対策があり、ロースを格納手段の内容がプロセックの当該エントリーのブロック登録制御方式・

#### 3. 発明の詳細な説明

(発明の属する分野の説明)

本発明は、情報処理装置において、キャッシュ

シュメモリであり、ブロックアドレスで指定されるメインメモリ4上のブロックはブロックの下位5ピットによって選択される2個のエントリのいずれか一方に登録可能とする。

プロセッサ 1 が信号線 101 を介してキャッシュメモリ 2 に要求したプロックアドレス(1 2 ピット)の下位 5 ピットで指定される 2 個のエントリのいずれか一方のタグ部の内容が信号線 101 を介して入力されたブロックアドレスの上位 7 ピットと一致し、かつバリッドビット部の内容が「1」である (ヒット) 時、登録制御部 24は信号線 104 および 105 を介してヒットしたエントリを知り、信号線 108 または 109 を介してヒットしたエントリのデータ部に格納しているブロックデータを信号線 102 に出力し、プロセッサ 1 へ転送する・

他方、ブロックアドレスの下位 5 ビットで指定 される 2 個のエントリのタグ部の内容が信号線 101 を介して入力されたブロックアドレスの上位 7 ビットと一致しないか、またはバリッドビット 部の内容が「0」である(ミスヒット)時、キャッ メモリへの ロックの登録方法を制御するための キャッシュメモリのブロック登録制御方式に関す るものである。

#### (従来の技術)

第3図は従来のキャッシュメモリにおけるブロー ック登録制御方式により実現される情報処理装置 を説明する図であり、1はプロセッサであり、2 はキャッシュメモリであり、3はバスであり、4 はメインメモリであり、メインメモリ4は等しい 大きさのブロックデータに分かれている。21お よび22は一致検出回路であり、25A はメインメ モリ上のブロックを格納しているブロックメモリ 部であり、25A は複数のエントリにより構成さ れ、各エントリはメインメモリ4上にあるブロッ クデータを格納するデータ部、データ部に格納し ているブロックデータのアドレス情報を格納する タグ部、タグ部に格納している情報の有効 (「1」)、 無効([0]) を示すバリッド部から成る。本例にお いては、キャッシュメモリは64個のエントリで構 成される2ウェイセットアソシアティブのキャッ

シュメモリ 2 は信号線 201 を介してバス 3 上にブ ロックデータの転送要求とブロックデータのアド レスを出力する。メインメモリ4は信号線401を 介してバス3上のブロックデータの転送要求とブ ロックデータのアドレスを受け取る。メインメモ **ツ-4 は、指定されたブロックデータを読みだし、** 信号線402 を介してバス3上に出力する。登録制 御部26A は、予め定められた方法によってブロッ クデータの下位の5ピットで指定される2個のエ ントリの何れか一方を選択し、選択したエントリ のデータ部に信号線102を介して入力したブロッ クを格納し、タグ部にブロックアドレスの上位7 ピットを格納し、バリッドピット部に値「1」を格 納することによってミスヒットしたブロックの登 録を行う。さらに、キャッシュメモリ2は、メイ ンメモリ4から転送したブロックデータを信号線 102 を介してプロセッサ1へ転送する。

## (発明が解決しようとする課題)

この方法では、ミスヒットしたブロックデータ をブロックアドレスの一部(下位5ビット)を用 いて選択されるギャッシュメモリ内のエントリに 登録するため、ミスヒット時には、プロセッサで 実行中の処理の内容とは独立にキャッシュメモリ のエントリへの登録が行われる。

一般に、プロセッサで実行される処理の単位を タスクと呼び、タスクは、本来の処理のために実 行されるタスク(定常タスク)と異常等が発生し た場合に実行されるタスク(例外タスク)とに分 類できる。そして、プロセッサが定常タスクを実 行中にアクセスするブロックデータはプロセッサ . から再利用される確率が高く、キャッシュメモリ に格納することによって、キャッシュメモリのヒ ット率を髙めることができるので、プロセッサの 処理能力を高めることができる。他方、プロセッ サが例外タスクを実行中にアクセスするブロック データはプロセッサから再利用される確率が低 く、キャッシュメモリに格納してもヒット率は向 上しない。むしろ、例外タスクがアクセスしたメ インメモリの内容をキャッシュメモリに格納した 場合、プロセッサが定常タスクの処理を再開した

タグ部に格納している情報が有効(「1」)であるか 無効(「0」) であるかを示すバリッド部およびブロ ックの内容を格納するデータ部から成る、キャッ シュメモリへのブロック登録制御方式において、 上記プロセッサはメインメモリのブロックの内容 を要求する時ブロックのアドレスとともに登録条 件を出力し、上記キャッシュメモリは、上記プロ セッサから要求されたブロックのアドレス情報と 一致するアドレス情報を格納しているタグ部を持 つエントリが存在し、かつそのエントリのバリッ ド部に「1」が格納されている(ヒット)場合、当 該エントリのデータ部に格納されている内容をプ ロセッサへ転送し、それ以外(ミスヒット)の場 合には、上記キャッシュメモリは上記メインメモ リからプロセッサが要求しているブロックを読み 出し、ミスヒットしたブロックを登録可能なエン トリの登録条件部の内容とプロセッサが出力して いる登録条件とを上記登録条件判定回路に入力 し、登録条件を満足するエントリが存在するかま たはバリッド部の値が「O」であるエントリが存在

時、定常タスクが中断される前にキャッシュメモリに格納してあったブロックデータが例外タスクからのアクセスがキャッシュメモリでミスヒットしたブロックデータに置き換えられ、再開した定常タスクのヒット率が低下する欠点がある。

本発明は上述の欠点を改善するもので、キャッシュメモリにおけるヒット率を改善することを目 的とする。

#### (課題を解決するための手段)

上記目的を達成するための本発明の特徴は、モンカーであるというないが、上記を選びて、上のクロでは、大変ではないでは、カーのでは、大変では、カーので

する場合、上記メインメモリから読み出したプロックを登録条件を満足するかまたはバリッると発作を満足するかまたはバリッるとでいる。 値が「O」である1個のエントリに登録するを上記がインメモリから読み出したプロが「O」であるイロが「O」であるない。 ロセッサへ転送し、バリッド部の値が「O」である存在セッサへ転送し、条件を満足するエントリリまたは登録や作を満足すりのエントリリまたはでは、サールをはないません。 プロックの登録は行っていませる。 にたプロックをプロセッサへ転送するる。

#### (作用)

クデータが置き換したられることが無くなり、例外 タスクの終了後、定常タスクが再開された時のヒット率を低下させないようにすることが可能とな る。

#### (実施例)

第1図は本発明の一実施例であり、1はけ、3は ッサであり、2はキャッシュメモリであり、メイン バスであり、4はメインメモリであり、メイカ であり、4はメインがであり、メークの種類を設定するり、21および22は一致検はメインがの り、23および24は比較器であり、25はメイメ がり、カークを格納していりにあるにはカンスクを格納していりにあるにはカンメモのの、25はメインメークを格がしていりにあるに格納で、デいタをからではインタのでは、デいタのでは、デいタがのでは、カーのでは、カーのでは、10」の登録条件を格納する登録条件ののの、25は、10」のののののでは、10」の登録条件を格納する登録条件のののであり、10」ののののであり、10」の登録条件を格納する登録条件ののののであり、10」の登録条件を格納する登録条件のののであり、10」ののののであり、10」ののののであり、10」ののののであり、10」ののののであり、10」ののののであり、10」ののののであり、10」のののであり、10」ののののであり、10」のののであり、10」のであり、10』のでは、10』のでは、1

され、タスク識別レジスタ11に格納されている 値の上位2ピットには、タスクの種類に応じてて められる登録条件が設定されており、信号線103 を介してキャッシュメモリに入力されている。ま た、キャッシュメモリの各エントリの登録条件の には、メインメモリ4へのアクセスと区別される。 手段によって、プロセッサ1により予め登録条件 が第1図に示すように格納されているものとす る。

プロセッサ 1 が信号線 101 を介してキャッシュメモリ 2 に要求したブロックアドレス(12ビット)の下位 5 ビットで指定される 2 個のエントリのいずれか一方のタグ部の内容が信号線 101 を介して入力されたブロックアドレスの上位 7 ビットと一致し、かつバリッドピット部の内容が「1」である(ヒット)時、登録制御部 26 は信号線 104 および 105 を介してヒットしたエントリを知り、信号線 108 または 109 を介してヒットしたエントリのデータ部に格納しているブロックデータを信号線 102 に出力し、プロセッサ 1 へ転送する。

ずであり、プロセッサ1が要求した 26は登録制 ブロックがキャッシュメモリ2内のいずれのエン トリにも存在せずメインメモリ4からブロックを 読みだした場合、当該ブロックを登録するための 制御を行う。比較器23および24は信号線103を介 して入力したタスク識別レジスタ11の上位2ビッ トによって定まる値が信号線104 および105 を介 して入力した登録条件部に格納されている値より も大きいかまたは等しい場合かまたはバリッド部 の値が「8」の場合、それぞれのエントリへのブロ ックの登録が可能である旨を信号線106 および 107 を介して登録制御部26に通知する。本例にお いては、キャッシュメモリは64個のエントリで構 成される2ウェイセットアソシアティブのキャッ シュメモリであり、ブロックアドレスで指定され るメインメモリ4上のブロックはブロックの下位 5ビットによって選択される2個のエントリのい ずれか一方に登録可能とする。

ここで、タスク識別レジスタ11の内容はプロセッサ1で処理されるタスク自身によって値が設定

他方、プロックアドレスの下位 5 ビットで指定される 2 個のエントリのタグ部の内容が信号線 101 を介して入力されたブロックアドレスのといいの内容が「0」である(ミスヒット)時、登録が 御部 26は信号線 201 を介してバス 3 上にブロックデータの転送要求とブロックデータの転送要求とブロックデータの転送要求とブロックデータの転送要求とブロック ないない メインメモリ 4 は信号線 401 を 受け取る。メインメモリ 4 は に 指定されたブロックデータを読みだし、信号線 402 を介してバス 3 上に出力する。

プロセッサ 1 が要求したブロックデータのブロックアドレスの下位 5 ピットが「01010」の場合、アドレスの下位 5 ピットで選択される 2 個のエントリの登録条件部に格納してある内容は共にプロセッサから信号線103 を介して入力された値よりも大きい(信号線106 および107 はいずれもオフ状態)ので、登録制御部26はブロックメモリ部25内のいずれのエントリにもミスヒットしたブロッ

クを登録せず、キャッシュメモリ2は、メインメモリ4から転送したブロックデータを信号線102を介してプロセッサ1へ転送する。

プロセッサ1が要求したブロックデータの場合、ファドレスの下位 5 ビットが「10101」の場合エスの下位 5 ビットが「20101」の場合エスの下位 5 ビットで選択される 2 2 個のの一方の登録条件部に格納して入りの一方の登録 103 を介して登録 104 を介して登録 108 を介して登録 108 を介して登録 108 で指ことに対し、「10101」および信号線 108 を介して定べる 3 いんりのデータをデータをではない、 5 人のデータをデータをデータを対し、 4 からとにガロックアドレスの上位 7 ピットの登録を行し、 バリッドピットしたブロックの登録を行っ、

信号線 106 および 107 がいずれもオン状態 (いずれの登録条件部の値もタスク識別レジスタ 11の上位 2 ピットの値よりも小さいか等しい) の場合には、登録制御部は予め定められた方法によっ

4上のブロックはブロックの下位5ビットによって選択される2個のエントリのいずれか一方に登録可能とする。

ここで、タスク識別レジスタ11の内容はプロセセッサ1で処理されるタスク自身によって値が設定され、タスク識別レジスタ11に格納されている値いの上位2ビットには、タスクの種類に応じてであり、信号線103を介してキャッシュメモリに入力されているものとすると図に示すように格納されているものとする。

ミスヒット時、登録制御部 26は信号線 201 を介してバス 3 上にブロックデータの転送要求とブロックデータの下ドレスを出力する。メインメモリ4 は信号線 401 を介してバス 3 上のブロックデータの転送要求とブロックデータの下ドレスを受け取る。メインメモリ4 は、指定されたブロックデータを読みだし、信号線 402 を介してバス 3 上に

て、いずれか1つのエントリを選択してブロック データの登録を行う。

第2図は本発明の別の実施例であり、ブロック メモリ部 25B の各エントリはメインメモリ 4 上に あるブロックデータを格納するデータ部、データ 部に格納しているブロックデータのアドレス情報 を格納するタグ部およびタグ部に格納している情 報の有効(「1」)、無効(「0」)を示すバリッド部から 成り、27は登録条件レジスタである。比較器23お よび24は信号線103を介して入力したタスク識別 レジスタ11の上位2ビットによって定まる値が信 号線104 および105 を介して入力した登録条件レ ジスタ27に格納されている値よりも大きいかまた は等しい場合かまたはバリッド部の値が「O」の場 合、それぞれのエントリへのブロックの登録が可 能である旨を信号線106 および107 を介して登録 制御部26に通知する。本例においては、キャッシ ュメモリは64個のエントリで構成される2ウェイ セットアソシアティブのキャッシュメモリであ り、ブロックアドレスで指定されるメインメモリ

出力する。

登録条件レジスタ27に格納してある内容の上位 2 ピットが信号線104 を介して比較器 23に入力され、下位 2 ピットが信号線105 介して比較器 24に入力される・信号線104 を介して入力された値よりも小されたが 信号線108 を介して入力された 登録制御部 26はび信号線108 を介して登録を指示し、「1010」およにで号線108 で指定されるエントリのデータロックアト は信号線102 を介してバス3から入力にブックアト は 102 を介してバス3から入力にブックアト ひをデータ部に格納し、タグ部にブックアト を格納し、タグアト は 102 を格納することによってミスヒックの登録を行う。

信号線 106 および 107 がいずれもオン状態の場合には、登録制御部は予め定められた方法によって、いずれか 1 つのエントリを選択してブロックデータの登録を行う

### (発明の効果)

以上説明したように、キャッシュメモリのエン

トリまたは複数のエントリに対し、キャッシュメ 4. 図面の簡単 モリでミスヒットが発生した時にミスヒットした ブロックデータをエントリに登録するか否かの登 緑条件を設定し、エントリの登録条件がプロセッ サが出力する登録条件を満足する場合かまたはキ ャッシュメモリに空きエントリ(バリッド部の値 が「O」のエントリ)が存在する場合のみミスヒッ トしたブロックデータの登録が可能となり、プロ セッサで処理するタスクの種類に応じてプロセッ サから出力する登録条件を変更することによっ て、無駄なブロックをキャッシュメモリに登録 し、キャッシュメモリのヒット率を低下させない ように制御することが可能となる。

第1図、第2図の実施例を比較した場合、第1 図の実施例はエントリ毎に登録条件が設定できる ので自由度が高い、他方第2図の実施例は複数の エントリに対して同一の登録条件を設定するので 自由度は低いが、各エントリ内の登録条件部が不 要となるので、キャッシュメモリ内のハード量を 削減することができる。

## 人説 明

第1図は本発明の実施例のブロック図、 第2図は本発明の別の実施例のブロック図、 第3図は従来の技術のブロック図である。 1…プロセッサ、 2…キャッシュメモリ、 4 … メインメモリ、 3 … バス、

11… タスク識別レジスタ、

21, 22…一致検出回路、

23. 24… 比較器、

25,25A,25B··· ブロックメモリ部、

26,26A… 登録制御部。

## 特許出願人

日本電信電話株式会社 特許出願代理人

> 弁理士 Ш





